BGAPCB 上常用的組件,通常 CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等,大多是以 bga 的型式包裝,簡言之,80%的高頻信號及特殊信號將會由這類型的 package 內拉出。因此,如何處理 BGA package 的走線,對重要信號會有很大的影響。

  

通常環繞在 BGA 附近的小零件,依重要性為優先級可分為幾類:

  

1. by pass.

  

2. clock 終端 RC 電路。

  

3. damping(以串接電阻、排組型式出現;例如 memory BUS 信號)

  

4. EMI RC 電路(以 dampin、C、pull height 型式出現;例如 USB 信號)。

  

5. 其它特殊電路(依不同的 CHIP 所加的特殊電路;例如 CPU 的感溫電路)。

  

6. 40mil 以下小電源電路組(以 C、L、R 等型式出現;此種電路常出現在 AGP CHIP or 含 AGP 功能之 CHIP 附近,透過 R、L 分隔出不同的電源組)。

  

7. pull low R、C.

  

8. 一般小電路組(以 R、C、Q、U 等型式出現;無走線要求)。

  

9. pull height R、RP.

  

1-6 項的電路通常是 placement 的重點,會排的盡量靠近 BGA,是需要特別處理的。第 7 項電路的重要性次之,但也會排的比較靠近 BGA.8、9 項為一般性的電路,是屬于接上既可的信號。

  

相對于上述 BGA 附近的小零件重要性的優先級來說,在 ROUTING 上的需求如下:

  

1. by pass =》與 CHIP 同一面時,直接由 CHIP pin 接至 by pass,再由 by pass 拉出打 via 接 plane;與 CHIP 不同面時,可與 BGA 的 VCC、GND pin 共享同一個 via,線長請勿超越 100mil.

  

2. clock 終端 RC 電路=》有線寬、線距、線長或包 GND 等需求;走線盡量短,平順,盡量不跨越 VCC 分隔線。

  

3. damping =》有線寬、線距、線長及分組走線等需求;走線盡量短,平順,一組一組走線,不可參雜其它信號。

  

4. EMI RC 電路=》有線寬、線距、并行走線、包 GND 等需求;依客戶要求完成。

  

5. 其它特殊電路=》有線寬、包 GND 或走線凈空等需求;依客戶要求完成。

  

6. 40mil 以下小電源電路組=》有線寬等需求;盡量以表面層完成,將內層空間完整保留給信號線使用,并盡量避免電源信號在 BGA 區上下穿層,造成不必要的干擾。

  

7. pull low R、C =》無特殊要求;走線平順。

  

8. 一般小電路組=》無特殊要求;走線平順。

  

9. pull height R、RP =》無特殊要求;走線平順。

  

為了更清楚的說明 BGA 零件走線的處理,將以一系列圖標說明如下:

 

  

 

BGA 芯片的布局和布線設計方法解析

  

A. 將 BGA 由中心以十字劃分,VIA 分別朝左上、左下、右上、右下方向打;十字可因走線需要做不對稱調整。

  

B. clock 信號有線寬、線距要求,當其 R、C 電路與 CHIP 同一面時請盡量以上圖方式處理。

  

C. USB 信號在 R、C 兩端請完全并行走線。

  

D. by pass 盡量由 CHIP pin 接至 by pass 再進入 plane. 無法接到的 by pass 請就近下 plane. E. BGA 組件的信號,外三圈往外拉,并保持原設定線寬、線距;VIA 可在零件實體及 3MM placement 禁置區間調整走線順序,如果走線沒有層面要求,則可以延長而不做限制。內圈往內拉或 VIA 打在 PIN 與 PIN 正中間。另外,BGA 的四個角落請盡量以表面層拉出,以減少角落的 VIA 數。

  

F. BGA 組件的信號,盡量以輻射型態向外拉出;避免在內部回轉。


 

  

F_2 為 BGA 背面 by pass 的放置及走線處理。

  

By pass 盡量靠近電源 pin. F_3 為 BGA 區的 VIA 在 VCC 層所造成的狀況 THERMAL VCC 信號在 VCC 層的導通狀態。

  

ANTI GND 信號在 VCC 層的隔開狀態。

  

因 BGA 的信號有規則性的引線、打 VIA,使得電源的導通較充足。

  

F_4 為 BGA 區的 VIA 在 GND 層所造成的狀況 THERMAL GND 信號在 GND 層的導通狀態。

  

ANTI VCC 信號在 GND 層的隔開狀態。

  

因 BGA 的信號有規則性的引線、打 VIA,使得接地的導通較充足。

  

BGA 芯片的布局和布線設計方法解析

  

F_5 為 BGA 區的 Placement 及走線建議圖

  

以上所做的 BGA 走線建議,其作用在于:

  

1. 有規則的引線有益于特殊信號的處理,使得除表層外,其余走線層皆可以所要求的線寬、線距完成。

  

2. BGA 內部的 VCC、GND 會因此而有較佳的導通性。

  

3. BGA 中心的十字劃分線可用于;當 BGA 內部電源一種以上且不易于 VCC 層切割時,可于走線層處理(40~80MIL),至電源供應端。或 BGA 本身的 CLOCK、或其它有較大線寬、線距信號順向走線。

  

4. 良好的 BGA 走線及 placement,可使 BGA 自身信號的干擾降至最低。