串行總線的發展一共目前可以總結分為 3 個環節時期:

 

時鐘并行總線:小于 200MHZ,比如 CPCI,PCIX,SDRAM,ISA,PIC


源同步時鐘并行總線:小于 3200Mbps,比如 DDRr1234 系列,MII,EMMC


高速串行總線:最高有 56NRZ ,比如 USB1/2/3/3.1/3.2,PCIE3,PCIE4,SAS3,SAS4

 

那么對于這些信號的重要線信號的處理我們在設計過程中注意以下幾點:

 

差分走線,信號換層過孔數量,等長長度把控,阻抗控制要求,跨分割的損耗,走線拐角的位置形狀,繞線方式對應的插損和回損,布局不妥當造成的一系列串擾和疊層串擾,布局不恰當操作焊盤存在的 stub。

 

1. 差分走線,差分走線嚴格按照差分仿真所得出的結論,2S,和 3W 的要求進行把控走線,其目的在于增強信號質量的耦合性能,減少信號的回損。

 

 

 

2. 信號層走線過孔數量,對于重要的信號線而言這里簡直就是致命的傷害,特別是高速信號頻率很高的信號線,過孔數量一旦過多,就會造成回損的加劇,所以打孔不是遇到線就打孔,尤其是我們的時鐘線。

 

 

3. 等長長度把控

 

 

按照對應的器件的等長要求,進行數據的線段匹配長度一致,從而保證數據傳輸的穩定和數據文件傳輸時序上的同步。

 

4. 跨分割的損耗。重要線段不能跨分割走線,以免我們的信號會出現回損和插損的產生。

 

 

5. 信號線的布局,盡量不要出現 stub 布局出現,如圖所示。

 

 

6. 走線直角和倒角和圓弧到底哪個好。

 

通過仿真,其實圓弧走線是最好的,信號沒有 reflect 反射,倒角多多少少會有,但是反射沒有直角來的明顯,當我們設備 A 傳輸到設備 B 其自然而然的就會有信號在傳輸過程中存在反射回來我們的設備 A,當我們的設備 B 傳輸到設備 A,同樣因為直角的反射,會有信號回到我們的設備 B 中。